High speed NP-CMOS and multi-output dynamic full adder cells

تاریخ: ۲۰۱۰

پایگاه: گوگل اسکولار

لینک دانلود اصل مقاله

نام مجله: International Journal of Electrical

قیمت: ۱۵۰,۰۰۰ ریال

تعداد صفحات انگلیسی: ۷

تعداد صفحات فارسی: ۸

کد: ۳۰۳۲۶

چکیده فارسی

در این مقاله، دو سلول تمام جمع‌کننده یک بیتی جدید در سبک منطق دینامیک ارائه می‌شوند. از ساختارهای NP-CMOS و چندخروجی (Multi Output) برای طراحی بلوک‌های جمع‌ کننده استفاده می‌شود. مشخصه منطق دینامیک منجر به سرعت‌های بیشتری نسبت به سلول‌های تمام جمع‌کننده استاتیک دیگر می‌شود. استفاده از HSPICE و تکنولوژی ۰٫۱۸um CMOS کاهشی مهم را در تأخیر سلول نشان می‌دهد که موجب کاهش قابل توجه در حاصلضرب توان تأخیر (PDP) می‌شود. PDP طراحی چندخروجی در منبع تغذیه ۱٫۸V در حدود ۰٫۱۵ فمتو ژول است که ۵% کمتر از سلول تمام جمع‌کننده دینامیک معمول و حداقل ۲۱% کمتر از تمام جمع‌کننده‌های استاتیک دیگر است.

چکیده انگلیسی

In this paper we present two novel 1-bit full adder cells in dynamic logic style. NP-CMOS (Zipper) and Multi-Output structures are used to design the adder blocks. Characteristic of dynamic logic leads to higher speeds than the other standard staticfull adder cells. Using HS pice and 0.18m CMOS technology exhibits a significant decrease in the cell delay which can result in a considerable reduction in the power-delay product (PDP). The PDPof Multi-Output design at 1.8v power supply is around 0.15 femto joule that is 5% lower than conventional dynamic full adder cell and at least 21% lower than other static full adders

مشخصات استنادی

Mirzaee, R. F., Moaiyeri, M. H., & Navi, K. (2010). High speed NP-CMOS and multi-output dynamic full adder cells. International Journal of Electrical, Computer, and Systems Engineering, 4(4

دانلود اصل مقاله

ویژگی‌های مقاله سلول های تمام جمع کننده ی دینامیک چندخروجی و NP-CMOS سرعت بالا

مقاله “سلول های تمام جمع کننده ی دینامیک چندخروجی و NP-CMOS سرعت بالا” در سال ۲۰۱۰ در مجله International Journal of Electrical چاپ شده و در پایگاه اطلاعاتی گوگل اسکولار نمایه شده است. این مقاله به بررسی سلول تمام جمع‌کننده یک بیتی در سبک منطق دینامیک، ساختارهای NP-CMOS و چندخروجی (Multi Output) برای طراحی بلوک‌های جمع‌کننده پرداخته است. همچنین براساس اطلاعات پایگاه اطلاعاتی گوگل اسکولار این مقاله ۲۰ بار مورد استناد قرار گرفته است.